可编程门阵列（FPGA）是什么？基础介绍 – wiki基地

作者： /

揭秘可编程门阵列：FPGA基础知识全面解析

在数字电子世界的浩瀚星河中，集成电路（Integrated Circuit, IC）无疑是璀璨夺目的核心。从简单的逻辑门到复杂万分的微处理器，各种形态的芯片构成了现代科技的基石。而在这些林林总总的芯片家族里，有一类成员显得格外独特和强大——它们不是被固化了特定功能的“成品”，而是拥有着灵活多变、可按需配置的“骨骼”和“肌肉”。它们就是可编程门阵列（Field-Programmable Gate Array, FPGA）。

对于许多刚接触硬件设计、电子工程或计算机体系结构的人来说，FPGA可能是一个既神秘又充满吸引力的概念。它不像微处理器那样有固定的指令集和执行流程，也不像专用集成电路（ASIC）那样只为某一个特定功能而生。FPGA更像是一块“空白画布”，一块蕴含着无限可能性的硅晶圆，等待着工程师用“数字笔刷”去绘制各种奇妙的数字电路图。

本文将带领大家深入了解FPGA的基础知识，从它是什么、如何工作，到它的优势、劣势以及应用领域，力求构建一个全面而清晰的认知框架。无论您是学生、工程师，还是仅仅对这项技术感到好奇的普通人，希望这篇文章都能为您打开FPGA世界的大门。

第一部分：FPGA是什么？——定义与基本概念

要理解FPGA，我们首先需要将其与一些常见的数字芯片进行对比。

  1. 微处理器（Microprocessor / CPU）：这是我们最熟悉的芯片类型，它是计算机的大脑。微处理器通过执行存储在内存中的指令来完成任务。它的硬件结构是固定的，灵活性体现在软件（指令）上。您可以编写不同的程序让同一个CPU执行不同的功能。
  2. 专用集成电路（ASIC）：ASIC是为了实现特定功能而专门设计和制造的芯片。一旦设计完成并投产，其功能就完全固定，无法更改。ASIC的优点是性能高、功耗低、成本低（在大批量生产时），但缺点是设计周期长、成本高昂（特别是初期的非经常性工程费用NRE）且一旦流片成功就无法修改。
  3. 复杂可编程逻辑器件（CPLD）：CPLD是另一种可编程逻辑器件，但其结构相对简单，通常由少量大型的可编程逻辑阵列（PLA）和可编程互连构成。CPLD适合实现逻辑功能相对简单、门数不多的设计，其可编程性主要体现在AND-OR阵列的配置上。CPLD通常使用基于闪存（Flash-based）的配置存储，掉电后程序不会丢失。
  4. 可编程门阵列（FPGA）：FPGA则代表了更高级别的可编程性。它由大量的可配置逻辑块（Configurable Logic Block, CLB），可编程的输入/输出块（Input/Output Block, IOB），以及最关键的——丰富的可编程互连资源组成。与CPLD相比，FPGA的逻辑密度更高，内部结构更灵活，可以实现非常复杂甚至整个系统级的数字电路功能。FPGA的配置信息通常存储在SRAM中，因此需要在每次上电时加载配置数据（即“配置”或“下载”），掉电后配置信息会丢失（一些新型FPGA也集成了Flash或其他非易失性存储）。

因此，我们可以对FPGA给出一个相对正式的定义：FPGA是一种半导体器件，其内部集成了大量的基本可配置逻辑单元（如查找表LUT、触发器FF等）、可编程的输入/输出单元以及丰富灵活的可编程互连资源。用户可以通过硬件描述语言（HDL）对这些资源进行配置，从而在芯片上实现任何所需的数字逻辑电路功能。

这里的关键词是“可编程”和“门阵列”。“可编程”意味着其功能不是固定的，可以通过编程来改变；“门阵列”则形象地说明了其内部结构类似于大量的逻辑门（更准确地说，是逻辑功能的实现单元）被组织起来形成的阵列。

第二部分：FPGA是如何工作的？——内部架构详解

了解FPGA的强大，关键在于理解其内部是如何组织的。一个典型的FPGA芯片主要由以下几个核心部分构成：

  1. 可配置逻辑块（Configurable Logic Block, CLB）：这是FPGA的核心计算单元，不同的厂商可能有不同的命名（如Xilinx称CLB，Intel/Altera称Logic Array Block/LAB）。一个CLB/LAB通常包含：
    • 查找表（Look-Up Table, LUT）：这是实现组合逻辑功能的基本单元。一个n输入的LUT本质上是一个容量为2^n x 1位的SRAM。它的n个输入作为SRAM的地址线，而SRAM存储的内容则是对应输入组合下的期望输出值。例如，一个4输入的LUT可以实现任何4个输入变量的组合逻辑函数。通过配置LUT的内容，我们可以实现与门、或门、异或门等基本逻辑功能，甚至更复杂的组合逻辑。现代FPGA中的LUT通常是4输入、6输入，甚至多个输入，并且可以组合起来实现更大输入的函数。
    • 触发器（Flip-Flop, FF）：触发器是实现时序逻辑功能（如寄存器、计数器、状态机）的基本单元。LUT的输出或通过互连资源传入的数据可以连接到触发器的D端，在时钟信号的特定沿（上升沿或下降沿）到来时，触发器会将输入数据采样并锁定，作为其输出。每个CLB通常包含一个或多个触发器。
    • 多路选择器（Multiplexer, MUX）：用于选择CLB内部或外部输入的数据路径。
    • 进位链（Carry Chain）：为了高效实现算术运算（如加法器、计数器），CLB内部或相邻CLB之间有专用的高速进位逻辑连接，这比使用普通逻辑和互连资源实现进位要快得多。

通过配置CLB内部的LUT和触发器，以及它们之间的连接，一个CLB就可以实现特定的组合逻辑和时序逻辑功能单元。

  1. 可编程互连资源（Programmable Interconnect Resources）：这是FPGA灵活性的关键所在，也是FPGA面积和功耗的主要来源之一。这些资源像一张复杂的“交通网络”，连接着所有的CLB、IOB以及其他特殊功能块。它们包括：
    • 通道（Channels）：水平和垂直方向的导线，用于传输信号。
    • 开关矩阵（Switch Matrices）：位于通道的交叉点，由可编程的开关（通常是SRAM控制的晶体管开关）组成。通过配置这些开关的开断状态，可以将不同通道上的导线连接起来，从而建立任意两个逻辑块之间的信号路径。这是FPGA最核心的可编程部分之一，它决定了各个逻辑单元如何相互连接形成完整的电路。
    • 长线（Long Lines）：一些跨度较大的高速互连线，用于连接FPGA中距离较远的逻辑块，或传输时钟等全局信号。

通过配置这些互连资源，用户可以自由地将不同的CLB连接起来，形成复杂的逻辑电路，就像在面包板上用导线连接各种芯片和元器件一样，只不过这个“面包板”和“导线”是在芯片内部且可以通过软件编程来改变连接。

  1. 输入/输出块（Input/Output Block, IOB）：位于FPGA芯片的四周，负责FPGA与外部世界的数据交换。每个IOB都连接到芯片的一个引脚（Pin）。IOB不仅提供基本的输入和输出缓冲功能，通常还具有可配置的特性，如：
    • 支持不同的电平标准（Voltage Standards），以兼容外部器件。
    • 可配置的驱动强度（Drive Strength）。
    • 可配置的上拉/下拉电阻（Pull-up/Pull-down Resistors）。
    • 可配置的输入延迟/输出延迟。
    • 支持高速差分信号（Differential Signaling）。
    • 内嵌的DDR（Double Data Rate）寄存器，用于实现高速数据接口。

通过配置IOB，FPGA可以灵活地与外部各种类型的器件（如存储器、传感器、其他芯片等）进行通信。

除了上述三大核心部分，现代高性能FPGA通常还集成了许多特殊功能块（Specialized Blocks），以提高性能和效率：

  • 内嵌式存储器块（Block RAM, BRAM）：高速、专用的SRAM存储块，比使用CLB中的LUT和FF构建存储器要高效得多。它们通常可以配置为单端口、双端口、真双端口等模式，非常适合用于缓存、查找表、FIFO（先入先出队列）等需要存储大量数据的应用。
  • 数字信号处理块（DSP Slices）：专为高性能数字信号处理应用而设计的硬件单元。它们通常包含乘法器、累加器、加法器等硬件电路，可以以一个时钟周期完成复杂的乘加运算，这比使用通用逻辑实现这些功能要快几个数量级。广泛应用于数字滤波、快速傅里叶变换（FFT）、调制解调等领域。
  • 时钟管理单元（Clock Management Tiles, CMT）：如锁相环（PLL）和数字时钟管理器（DCM）。用于产生、分配、倍频、分频、移相和去抖动时钟信号。高质量的时钟信号对于同步数字电路的稳定和高性能至关重要。
  • 高速收发器（Transceivers / GTs）：用于实现高速串行通信接口，如PCIe、USB 3.0/4.0、Ethernet、光纤通道等。这些收发器通常集成了高速串行/解串（SerDes）功能。
  • 硬核处理器（Hard Processors）：一些高级FPGA（被称为SoC FPGA）在芯片中嵌入了完整的硬核微处理器系统，如ARM Cortex-A系列。这使得FPGA不仅可以实现硬件逻辑，还能运行操作系统和软件，形成一个完整的片上系统（System-on-Chip）。硬核处理器比在FPGA逻辑中软实现的处理器（Soft Processor Core）性能更高、功耗更低。
  • PCIe硬核：专用的硬件块，用于实现PCI Express接口，提供高速数据传输能力。
  • 网络硬核：用于实现以太网MAC等网络协议。

所有这些可配置和可编程的资源，通过用户加载的配置数据（Bitstream）来确定它们的功能和相互连接方式。当FPGA上电后，它会从外部非易失性存储器（如SPI Flash）或JTAG接口加载Bitstream，从而将“空白画布”变成一个具有特定功能的数字电路。由于配置信息存储在SRAM中，FPGA的功能可以在系统运行时动态地进行重新配置（Dynamic Reconfiguration），这是其独特的优势之一。

第三部分：FPGA是如何编程的？——设计流程

FPGA的设计编程与传统的软件编程有很大不同。它不是编写一系列顺序执行的指令，而是描述硬件的结构和行为。整个设计过程通常包括以下主要步骤：

  1. 设计输入（Design Entry）：

    • 硬件描述语言（HDL）：这是最主流的设计输入方式。工程师使用专门的语言来描述电路的功能和结构。最常用的HDL有：
      • Verilog：语法风格类似于C语言，在数字电路设计中广泛应用。
      • VHDL：语法风格类似于Ada语言，在欧洲和军事/航空领域有较多应用，语法更为严格。
        HDL代码可以描述电路的结构（如实例化和连接模块）和行为（如使用always块描述时序逻辑或组合逻辑）。
    • 原理图输入（Schematic Capture）：对于一些简单的设计或者顶层模块的连接，也可以使用图形化的原理图编辑器来绘制电路图。但这对于大型设计来说非常繁琐，因此主要用于连接模块或输入简单的逻辑。
    • 高层次综合（High-Level Synthesis, HLS）：这是一种较新的方法，允许工程师使用更抽象的语言（如C、C++、SystemC）来描述算法或系统功能，然后由HLS工具自动将其转换为HDL代码。这提高了设计效率，尤其适用于算法密集型应用，但生成的HDL代码可能不如手动优化的高效。

  2. 仿真与验证（Simulation and Verification）：在将设计“烧录”到FPGA之前，必须对其进行严格的验证，以确保其功能正确。

    • 功能仿真（Functional Simulation）：使用仿真工具（如ModelSim, QuestaSim, VCS, Riviera-PRO等）和编写的测试平台（Testbench），在不考虑实际硬件延迟的情况下，验证HDL代码描述的逻辑行为是否符合设计规范。Testbench是用HDL编写的用于产生输入激励并检查输出响应的模块。
    • 时序仿真（Timing Simulation）：在设计经过后续的综合和布局布线后，工具会生成考虑了实际布线延迟和逻辑单元延迟的时序模型。时序仿真就是基于这个模型进行的仿真，用于验证设计在考虑了真实延迟后，是否能在目标时钟频率下稳定工作，是否存在时序违规（如建立时间或保持时间不满足）。

  3. 综合（Synthesis）：综合工具（如Synopsys Design Compiler, Cadence Genus, Xilinx Vivado Synthesis, Intel Quartus Prime Synthesis）将HDL代码或原理图转换为一个门级网表（Gate-level Netlist）。这个网表由目标FPGA库中提供的基本逻辑单元（如LUT、触发器、Block RAM、DSP Slice等）的互连组成。综合工具会根据用户的约束（如目标时钟频率）进行逻辑优化，以减少面积、提高速度或降低功耗。

  4. 实现（Implementation）：这个阶段将综合生成的门级网表映射到目标FPGA芯片的物理资源上，并确定所有互连的路径。这通常包括以下步骤：

    • 映射（Mapping）：将网表中的逻辑单元映射到FPGA的可配置逻辑块（CLB/LAB）、Block RAM、DSP Slices等硬件资源上。
    • 布局（Place）：确定每个逻辑单元在FPGA芯片上的物理位置。
    • 布线（Route）：在FPGA的可编程互连资源中选择具体的通道和开关，连接各个逻辑单元，实现网表中定义的互连关系。这个步骤非常关键，因为它直接影响设计的时序性能。布线完成后，工具会提取详细的时序信息。

  5. 时序分析与约束（Timing Analysis and Constraints）：在综合和实现过程中，工程师需要提供时序约束文件（通常使用Synopsys Design Constraints, SDC格式）。这些约束指定了设计的时钟频率、输入输出延迟要求、时序路径例外等。实现工具会根据这些约束进行布局布线优化，并在完成后进行静态时序分析（Static Timing Analysis, STA）。STA工具会检查设计中所有时序路径的延迟，判断是否满足建立时间（Setup Time）和保持时间（Hold Time）等时序要求。如果存在时序违规，工程师需要回到设计输入或综合阶段进行修改和优化，然后重新进行实现，直到满足所有时序要求。

  6. 生成位流文件（Bitstream Generation）：如果设计通过了所有的时序检查，实现工具会生成一个二进制文件，称为位流文件（Bitstream）。这个文件包含了配置FPGA内部所有可配置资源（LUT内容、触发器配置、互连开关状态、IOB设置等）所需的所有信息。

  7. 配置（Configuration）：将生成的位流文件加载到目标FPGA芯片中。这可以通过多种方式完成：

    • JTAG接口：常用于开发和调试阶段，直接连接到计算机。
    • SPI Flash或其他非易失性存储器：FPGA在每次上电时从这些存储器中自动加载位流文件，这是产品部署中最常用的方式。
    • 并行或串行接口：其他一些特定的配置接口。

完成配置后，FPGA就变成了一个具有用户设计功能的定制数字电路。

第四部分：为什么使用FPGA？——优势

FPGA之所以在众多领域得到广泛应用，得益于其独特的优势：

  1. 灵活性和可重构性（Flexibility and Reconfigurability）：这是FPGA最核心的优势。一旦芯片制造完成，其功能仍然可以通过编程来改变。这意味着：

    • 设计迭代快：如果在设计或验证阶段发现错误，或者需要修改功能，只需修改HDL代码并重新走一遍设计流程，然后重新配置FPGA即可，无需重新制造芯片，大大缩短了开发周期。
    • 适应标准变化：在通信协议或行业标准尚未完全确定时，可以使用FPGA实现，待标准最终确定后再更新设计。
    • 多功能性：同一个FPGA芯片可以通过加载不同的配置文件来实现完全不同的功能。
    • 现场升级：产品部署后，可以通过更新FPGA的配置文件来实现功能升级或错误修复，无需召回产品或更换硬件。

  2. 并行处理能力（True Parallelism）：与微处理器串行执行指令不同，FPGA可以同时实现多个独立的硬件模块，这些模块在硬件层面并行运行，互不影响（除非有数据依赖）。这使得FPGA在处理大量并发任务或需要高速并行计算的场景下具有巨大优势，例如图像处理、信号处理、网络数据包处理等。微处理器虽然可以通过多核实现一定程度的并行，但硬件并行是FPGA独有的、更细粒度的并行能力。

  3. 高性能（High Performance）：

    • 高速时钟：虽然单个逻辑门的延迟可能不如ASIC，但FPGA可以达到很高的时钟频率，特别是在使用了高速时钟管理单元和专用硬核（如DSP Slice, Transceiver）时。
    • 定制硬件加速：对于特定的算法，工程师可以设计高度优化的硬件结构来实现，避免了微处理器指令集和通用数据通路的开销，从而达到比软件执行高出几个数量级的性能。
    • 低延迟：FPGA的数据路径是硬件直通的，信号延迟确定且可预测，非常适合对实时性要求高的应用。而微处理器由于操作系统、缓存、指令流水线等因素，引入的延迟通常更高且有不确定性。

  4. 更短的上市时间（Faster Time-to-Market）：相比于ASIC漫长的设计、验证、流片、封装和测试周期（通常需要1-2年甚至更久），FPGA的开发周期要短得多，通常只需几个月甚至几周。这使得产品能够更快地推向市场，抢占先机。

  5. 较低的前期投入（Lower Non-Recurring Engineering, NRE Costs）：ASIC设计的前期NRE成本（包括掩膜版费用、流片费用等）非常高昂，只有在大批量生产时才能通过低单片成本摊薄。FPGA的NRE成本则低得多，主要是开发工具和工程师的人力成本。对于中低批量或需要频繁迭代的产品，FPGA的总成本通常更具优势。

  6. 定制接口能力：FPGA的IOB高度可配置，可以轻松实现各种定制的数字接口协议，甚至一些非标准的时序要求，这对于连接特定传感器、执行器或遗留系统非常有用。

第五部分：FPGA的局限性——劣势

尽管FPGA功能强大且灵活，但它并非万能药，也存在一些固有的缺点：

  1. 成本较高（Higher Unit Cost）：与同等复杂度的ASIC相比，FPGA的单片成本通常要高得多。这是因为FPGA为了实现可编程性，内部包含了大量的冗余资源（如未使用的开关矩阵、额外的布线资源）和配置存储，导致芯片面积更大，制造工艺更复杂。只有在大批量生产时，ASIC的成本优势才能显现出来。

  2. 功耗较高（Higher Power Consumption）：为了实现可编程性，FPGA内部的互连资源和配置存储消耗 상당한功耗。特别是在高速运行时，大量的开关动作会产生较高的动态功耗。同等功能下，FPGA的功耗通常高于精心优化的ASIC。对于对功耗敏感的应用（如电池供电的移动设备），这可能是一个 significant limitation。

  3. 性能限制：虽然FPGA可以实现高性能，但与最先进的ASIC相比，在以下方面可能存在差距：

    • 最高时钟频率：由于可编程互连引入的额外延迟，FPGA通常难以达到ASIC所能达到的最高工作频率。
    • 逻辑密度：同样面积的硅片，ASIC可以实现比FPGA更密集的逻辑功能，因为它没有可编程性带来的额外开销。

  4. 设计复杂度和学习曲线（Design Complexity and Steep Learning Curve）：FPGA的设计需要掌握硬件描述语言、数字电路设计、时序分析、综合、布局布线等一系列专业知识和技能。这与软件编程的思维方式有很大不同，学习曲线相对陡峭。FPGA的设计工具链也比软件开发工具更为复杂和昂贵。

  5. 面积效率较低（Lower Area Efficiency）：如前所述，为了支持可编程性，FPGA芯片内部存在大量未被实际功能使用的冗余资源，导致其面积效率不如ASIC。

第六部分：FPGA的应用领域

FPGA的灵活性和高性能使其在许多领域找到了理想的应用空间，尤其是在那些需要处理复杂、高速、并行数据流，或者产品生命周期短、需要快速迭代、小批量生产的场景：

  1. ASIC原型验证（ASIC Prototyping）：在将大型复杂ASIC投入昂贵的流片制造之前，通常会在FPGA上构建原型系统进行功能和性能验证。这可以在物理硬件上发现和修复设计错误，大大降低ASIC流片失败的风险。

  2. 数字信号处理（Digital Signal Processing, DSP）：音频处理、视频处理、雷达、声纳、医疗成像等领域需要进行大量的实时信号处理运算。FPGA的并行处理能力和内置的DSP Slices使其成为实现高性能DSP算法的理想平台。

  3. 通信和网络（Telecommunications and Networking）：基站、网络路由器、交换机、光传输设备等需要处理海量的高速数据流。FPGA可以实现各种通信协议的物理层和数据链路层处理，以及数据包的分类、过滤和转发，其高速收发器也非常适合高速有线通信接口。

  4. 图像和视频处理（Image and Video Processing）：高清视频编解码、图像识别、机器视觉、监控系统等需要对图像和视频数据进行实时处理。FPGA的并行架构非常适合像素级和帧级的并行运算。

  5. 航空航天和国防（Aerospace and Defense）：这些领域对设备的可靠性、实时性和可定制性要求极高。FPGA因其高性能、灵活性和可现场升级的特性，广泛应用于雷达系统、电子对抗、卫星通信、飞行控制等系统中。

  6. 高性能计算（High-Performance Computing, HPC）和数据中心（Data Centers）：FPGA被用作硬件加速器，用于加速特定计算密集型任务，如深度学习推理、数据分析、金融建模等。相较于GPU，FPGA在某些特定算法上可以实现更高的能效比或更低的延迟。

  7. 汽车电子（Automotive）：ADAS（高级驾驶辅助系统）、自动驾驶、车载信息娱乐系统等需要强大的计算和处理能力。FPGA被用于传感器融合、图像处理、控制算法实现等。

  8. 工业自动化（Industrial Automation）：实时控制系统、机器人、运动控制、工业视觉等需要低延迟和高可靠性。FPGA可以实现精确的时序控制和定制的I/O接口。

  9. 医疗设备（Medical Devices）：医疗成像设备、监护仪等需要复杂的信号处理和控制功能，且对可靠性要求极高。

  10. 测试和测量设备（Test and Measurement Equipment）：示波器、频谱仪、协议分析仪等需要处理高速信号和实现各种测试功能。FPGA的灵活性使其能够适应不同的测试需求。

第七部分：FPGA的演进与未来趋势

FPGA技术自诞生以来一直在快速发展。早期的FPGA逻辑容量很小，只能实现简单的电路。而现代FPGA已经发展到非常高的集成度，拥有数百万甚至千万门级的逻辑资源，集成了丰富的硬核，功能越来越强大。

未来的FPGA发展趋势主要包括：

  • 更高的集成度：集成更多逻辑资源、更大容量的Block RAM、更多DSP Slices和高速收发器。
  • 异构集成：SoC FPGA将硬核处理器（如ARM）与可编程逻辑紧密集成，形成更强大的片上系统平台。
  • 更强的专用硬核：集成更多类型的专用硬核，如AI处理单元、特定协议加速器等，以满足新兴应用的需求。
  • 更高的性能：提高工作频率，改进互连结构，优化时序性能。
  • 更低的功耗：采用更先进的工艺制程，优化架构设计，引入低功耗技术。
  • 更易用的开发工具和方法：发展高层次综合（HLS）技术，简化设计流程，降低FPGA设计的门槛。
  • 动态可重构性：支持部分或全部逻辑在运行时进行重新配置，实现更灵活和高效的资源利用。

结论

可编程门阵列（FPGA）是一种独特的数字逻辑器件，它凭借其卓越的可编程性、并行处理能力和高性能，在数字系统设计领域占据着举足轻重的地位。通过灵活配置内部大量的逻辑单元、互连资源和特殊功能块，FPGA能够实现各种复杂的数字电路功能，从简单的逻辑门组合到完整的片上系统。

虽然FPGA在成本、功耗和最高性能上可能不如大批量生产的ASIC，但其快速的开发周期、低前期投入、强大的灵活性和现场可重构能力，使其成为原型验证、小批量生产、标准未定、需要快速迭代以及对实时性要求高的应用的理想选择。

理解FPGA的工作原理和设计流程，掌握相关的硬件描述语言和设计工具，是进入现代数字硬件设计领域的关键一步。随着技术的不断进步，FPGA的功能将越来越强大，应用领域也将持续拓展，在未来的科技发展中扮演更加重要的角色。希望本文能够为您深入了解FPGA打下坚实的基础。

发表评论

您的邮箱地址不会被公开。 必填项已用 * 标注

滚动至顶部